作者： Antoniu Miclaus，系統(tǒng)應(yīng)用工程師和Doug Mercer，顧問研究員

本實驗活動介紹鎖相環(huán)(PLL)。PLL電路有一些重要的應(yīng)用，例如信號調(diào)制/解調(diào)（主要是頻率和相位調(diào)制）、同步、時鐘和數(shù)據(jù)恢復(fù)，以及倍頻和頻率合成。在這項實驗中，您將建立一個簡單的PLL電路，讓您對PLL操作有基本的了解。

(資料圖片僅供參考)

PLL是一種反饋系統(tǒng)，用于調(diào)節(jié)或鎖定壓控振蕩器(VCO)輸出與輸入基準(zhǔn)信號之間的相位差，如圖1所示。VCO是一種振蕩器，其輸出頻率是某個輸入控制電壓的函數(shù)。通常，當(dāng)VCO用于PLL等反饋環(huán)路時，電壓頻率轉(zhuǎn)換函數(shù)必須至少是單調(diào)的。VCO的一個特例是電壓頻率轉(zhuǎn)換器(VFC)，其電壓/頻率特性是線性的。反饋環(huán)路中的分頻器的分頻系數(shù)N一般是整數(shù)，包括1，若為1則與沒有分頻器或從VCO輸出直連鑒相器輸入的情況相同。

圖1.PLL基本框圖

PLL是許多深奧書籍和討論的主題，非常復(fù)雜，無法在這幾頁中詳盡說明。本實驗的末尾有額外閱讀材料的鏈接。

?ADALM2000主動學(xué)習(xí)模塊

?無焊試驗板

?跳線

?一個2.2 kΩ電阻

?一個47 kΩ電阻

?一個10 kΩ電阻

?一個4.7 nF電容（標(biāo)記為472）

?一個100 pF電容（標(biāo)記為101）

?一個CD4007 CMOS陣列

?2個ZVN2110A NMOS晶體管

?2個ZVP2110A PMOS晶體管

?一個AD654 VFC

?一節(jié)9 V電池（帶連接器）

在無焊試驗板上，首先基于AD654搭建VFC電路，如圖2所示。將電路搭建到試驗板的一側(cè)，以便為PLL的其他部件留出空間，我們將在本實驗活動的后續(xù)步驟中添加這些部件?？刂齐妷和ㄟ^由R1和C1組成的單極點低通濾波器施加。這相當(dāng)于圖1中饋送至VCO模塊的低通濾波器模塊。

圖2.VFC電路

硬件設(shè)置

開啟固定5 V電源，并將9 V電池連接到電路。將AWG1輸出連接到V_IN，如圖2所示。將AWG1配置為DC源，初始設(shè)置為2.5 V。將示波器通道輸入CH1+連接到V_SQR輸出，如圖2所示。還應(yīng)將CH1-輸入接地。

圖3.VFC試驗板電路

使用AWG 1直流偏置控制，將V_IN電壓從1 V調(diào)整到4 V，同時在V_SQR觀察VFC輸出的頻率。使用示波器控制屏幕上的頻率測量功能來完成此操作。根據(jù)公式1，圖2中的R_t和C_t設(shè)置VFC的標(biāo)稱輸出頻率。

例如，V_IN為設(shè)置范圍的中間值2.5V，并給定R_tC_t值(2.5/(10 × 10 kΩ × 100 pF))，輸出頻率應(yīng)接近250 kHz。驗證您的測量結(jié)果是否與該值一致。如果不一致，請重新檢查電路連接和元件值。

圖4.VFC輸出

接下來，在試驗板上添加來自上一個實驗的異或門鑒相器電路，如圖5所示。構(gòu)建異或門后，將其連接到V轉(zhuǎn)F電路，如圖6所示，以構(gòu)成完整的PLL。在給電路添加任何東西之前，務(wù)必關(guān)閉5 V電源并斷開9 V電池。

圖5.添加XOR鑒相器

圖6.完整PLL電路

開啟固定5 V電源，并將9 V電池連接到電路。將AWG1輸出連接到F_REF，如圖4所示。將AWG1配置為方波，其幅度為5 V峰峰值，偏置為2.5 V（0 V至5 V擺幅）；將初始頻率設(shè)置為第1步中測得的值（即V_IN設(shè)置為2.5 V時，應(yīng)在250 kHz左右）。將示波器通道輸入CH1+連接到F_REF輸入，并將示波器通道CH2+連接到V_SQR輸出，如圖6所示。還應(yīng)該將CH1-和CH2-輸入接地。將示波器設(shè)置為在通道1（F_REF信號）的上升沿觸發(fā)。

圖7.完整的PLL試驗板電路

在F_REF的頻率設(shè)為對應(yīng)于AD654引腳4上2.5 V控制電壓的情況下，V_SQR處看到的輸出頻率應(yīng)鎖定輸入基準(zhǔn)頻率F_REF。在示波器屏幕上，您應(yīng)該看到兩個方波是穩(wěn)定的（即彼此鎖定），并且V_SQR相對于F_REF偏移約90°。請記住，當(dāng)XOR鑒相器的兩個輸入相差90°時，其濾波輸出將處于其輸出范圍的一半或約2.5 V。

圖8.完整的PLL F_REF和V_SQR曲線

以小增量增大和減小基準(zhǔn)頻率F_REF，以確定PLL會鎖定的最小和最大頻率。當(dāng)更改基準(zhǔn)輸入的頻率時，注意F_REF和V_SQR之間的相對相位差。執(zhí)行此操作時，測量AD654引腳4上的濾波直流控制電壓，并將這些讀數(shù)與步驟1中掃描VFC直流控制電壓時測得的讀數(shù)進行比較。

將示波器通道2連接到圖6中C點處異或門的輸出端。將所看到的方波與異或門A (V_SQR)和門B (F_REF)的輸入進行比較。當(dāng)PLL鎖定在最小和最大鎖定頻率以及鎖定范圍的中心頻率時，C處的波形如何變化？

圖6中的簡單PLL電路不是十分有意義，因為輸出信號只是輸入信號的相移版本。如圖1所示，如果在從VFC輸出端到鑒相器輸入端的反饋路徑中插入一個數(shù)字分頻器模塊，則輸出信號將是一個更高的倍頻信號。使用任何可用的數(shù)字分頻器IC，如CD4020、CD4040、CD4060甚至SN7490（幾乎任何分頻器IC都可以），斷開與異或輸入A的連接，并插入分頻器模塊，如圖9所示。

圖9.PLL倍頻器

根據(jù)您構(gòu)建的分頻器的分頻系數(shù)N，您需要相應(yīng)地改變F_REF輸入頻率。例如，當(dāng)N=8時，如果F_REF之前是250 kHz，新的F_REF將是250/8或31.25 kHz。異或門鑒相器輸出端的脈沖頻率也將是原來的八分之一。

1.能否說出PLL電路的若干實際應(yīng)用？

您可以在學(xué)子專區(qū)論壇上找到答案。

Analog Devices, Inc. (NASDAQ: ADI)是全球領(lǐng)先的半導(dǎo)體公司，致力于在現(xiàn)實世界與數(shù)字世界之間架起橋梁，以實現(xiàn)智能邊緣領(lǐng)域的突破性創(chuàng)新。ADI提供結(jié)合模擬、數(shù)字和軟件技術(shù)的解決方案，推動數(shù)字化工廠、汽車和數(shù)字醫(yī)療等領(lǐng)域的持續(xù)發(fā)展，應(yīng)對氣候變化挑戰(zhàn)，并建立人與世界萬物的可靠互聯(lián)。ADI公司2022財年收入超過120億美元，全球員工2.4萬余人。攜手全球12.5萬家客戶，ADI助力創(chuàng)新者不斷超越一切可能。更多信息，請訪問www.analog.com/cn。

Antoniu Miclaus現(xiàn)為ADI公司的系統(tǒng)應(yīng)用工程師，從事ADI教學(xué)項目工作，同時為Circuits from the Lab?、QA自動化和流程管理開發(fā)嵌入式軟件。他于2017年2月在羅馬尼亞克盧日-納波卡加盟ADI公司。他目前是貝碧思鮑耶大學(xué)軟件工程碩士項目的理學(xué)碩士生，擁有克盧日-納波卡科技大學(xué)電子與電信工程學(xué)士學(xué)位。

Doug Mercer于1977年畢業(yè)于倫斯勒理工學(xué)院(RPI)，獲電子工程學(xué)士學(xué)位。自1977年加入ADI公司以來，他直接或間接貢獻了30多款數(shù)據(jù)轉(zhuǎn)換器產(chǎn)品，并擁有13項專利。他于1995年被任命為ADI研究員。2009年，他從全職工作轉(zhuǎn)型，并繼續(xù)以名譽研究員身份擔(dān)任ADI顧問，為“主動學(xué)習(xí)計劃”撰稿。2016年，他被任命為RPI ECSE系的駐校工程師。

關(guān)鍵詞：