(相關(guān)資料圖)

最新提出的集成技術(shù)使用堆疊方法設(shè)計(jì)。圖片來(lái)源：東京理工大學(xué)

日本研究人員報(bào)告稱，他們?cè)O(shè)計(jì)出了一種新的集成處理器和存儲(chǔ)器的三維技術(shù)，實(shí)現(xiàn)了全世界最高的性能，為更快、更高效的計(jì)算鋪平了道路。這種創(chuàng)新的堆疊架構(gòu)實(shí)現(xiàn)了比迄今最先進(jìn)的存儲(chǔ)器技術(shù)更高的數(shù)據(jù)帶寬，同時(shí)也最大限度地減少了訪問(wèn)每個(gè)數(shù)據(jù)字節(jié)所需的能量。相關(guān)研究論文已經(jīng)提交近日召開的IEEE 2023超大規(guī)模集成電路技術(shù)與電路研討會(huì)。

為了增加數(shù)據(jù)帶寬，科學(xué)家們必須在處理單元和存儲(chǔ)器之間增加更多線路，或者提高數(shù)據(jù)的傳輸速率。第一種方法很難實(shí)現(xiàn)，因?yàn)樯鲜鼋M件之間的傳輸通常發(fā)生在二維中，這使得添加更多導(dǎo)線變得棘手。而增加數(shù)據(jù)速率需要增加每次訪問(wèn)一個(gè)比特所需的能量，這也是一大挑戰(zhàn)。

日本東京理工大學(xué)研究團(tuán)隊(duì)提出了一種名為“BBCube 3D”的技術(shù)，該技術(shù)可以讓處理單元和動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器（DRAM）之間更好地集成。BBCube 3D最顯著的方面是實(shí)現(xiàn)了處理單元和DRAM之間的三維而非二維連接。該團(tuán)隊(duì)使用創(chuàng)新的堆疊結(jié)構(gòu)，其中處理器管芯位于多層DRAM之上，所有組件通過(guò)硅通孔互連。

團(tuán)隊(duì)評(píng)估了新體系結(jié)構(gòu)的速度，并將其與兩種最先進(jìn)的存儲(chǔ)器技術(shù)（DDR5和HBM2E）進(jìn)行了比較。研究人員稱，BBCube 3D有可能實(shí)現(xiàn)每秒1.6兆字節(jié)的帶寬，比DDR5高30倍，比HBM2E高4倍。此外，由于BBCube具有低熱阻和低阻抗等特性，3D集成可能出現(xiàn)的熱管理和電源問(wèn)題可得到緩解，新技術(shù)在顯著提高帶寬的同時(shí)，比特訪問(wèn)能量分別為DDR5和HBM2E的1/20和1/5。

關(guān)鍵詞：